[问题]综合时候复位树约束问题

我的复位树里有4个复位，然后有的复位需要模块反馈信号生成，刚开始上电时统一复位。
我dc完成后，没有报violation
但是pt的时候报告的都是复位树里的寄存器的时序问题，如下：
  Startpoint: rst_mod/rst_div_reg
               (rising edge-triggered flip-flop clocked by clk2)
  Endpoint: div3/I_reg_0_
               (recovery check against rising-edge clock clk1)
  Path Group: **async_default**
  Path Type: max

clk2是clk1的二分频
而且报告的器件延时也是不合实际的大
  U438350/Y (BUFX16)   2.18       4.92 r
  U452917/Y (INVX1)    2.12       7.04 f
  U436200/Y (INVX8)    2.52       9.56 r
  U436190/Y (BUFX20)   2.00      11.57 r
  U227/Y (BUFX20)      1.81      13.37 r
  U436065/Y (BUFX4)    2.22      15.60 r
  U451311/Y (INVX1)    1.98      17.58 f

目前设置如下：
set_false_path -from {rst_mod/rst}
set_false_path -from {rst_mod/rst_div_out}

set_ideal_network -no_propagate -from {rst_mod/rst}
set_ideal_network -no_propagate -from {rst_mod/rst_div_out}

是不是用了-no_propagate选项的问题啊，应该让复位传播吧？

 

到了后端怎么处理这块呢？

本文地址：http://114er.blogspot.com/2010/10/blog-post.html 原创文章如转载，请注明链接： 转自Welcome Funny Guys